Título: Estratégia eficiente de tolerância a falhas para sistemas de bancos de dados em memória usando NVRAM

Data: 12/09/2018

Horário: 11h

Local: Sala de Seminários - Bloco 952

Resumo:

A partir da chegada de uma nova classe de memórias não-voláteis, surgem novas possibilidades para sistemas cujo desempenho é intimamente ligado à persistência de dados. É o caso dos SGBDs em memória principal, cujo tempo de resposta das transações depende da etapa de confirmação onde as transações devem necessariamente garantir a durabilidade de suas modificações. O presente trabalho apresenta uma arquitetura que leva em conta o caso especial de cargas de trabalho OLTP, cuja principal característica é que, a todo momento, apenas um pequeno subconjunto dos dados sofre operações de escrita. Na arquitetura proposta, as transações realizam a etapa de confirmação mantendo cópias dos dados em um pequeno armazenamento NVRAM intermediário de baixa latência. Eventualmente, conforme a taxa de acesso de escrita diminui, os dados serão movidos para um armazenamento secundário mais barato. É apresentado também como funcionará o algoritmo de recuperação de falhas nessa arquitetura.

Banca:

• Prof. Dr. Javam de Castro Machado (MDCC/UFC - Orientador)
• Prof. Dr. Ângelo Roncalli Alencar Brayner (MDCC/UFC - Coorientador)
• Prof. Dr. João Paulo Pordeus Gomes (MDCC/UFC)
• Prof. Dr. José Maria da Silva Monteiro Filho (MDCC/UFC)